Введение

Tanner EDA в Mentor Graphics – это набор продуктов для заказных интегральных схем, аналоговых и со смешанными сигналами проектов и MEMS проектирования.  Неожиданный запрос на интернет- вещи создаёт уникальные требования для полного маршрута, среды проектирования со смешанными сигналами, которые не только должны быть доступны и легки в использовании, но и достаточно мощны чтобы создать широкий и разнообразный ряд продуктов необходимых для реализации интернет вещей.  Ряд поставщиков инструментов EDA предлагают ПО для аналогового и со смешанными сигналами проектирования, эти инструменты имеют обычно высокую цену (низкий коэффициент отношения эффективность/цена) или являются сделанным специально для заказчика решением, со сложным манипулированием  данными и ручным интегрированием. Маршрут проектирования аналоговых и со смешанными сигналами ИС Tanner обладает уникальными возможностями. Он предлагает полностью интегрированный  набор  для проектирования, который идеально подходит для интернета вещей с чрезвычайно коротким временем цикла и чувствительностью к стоимости.

Этап схемного проектирования

Трудности проектирования связанные с аналоговыми и со смешанными сигналами интегральных схем из-за большого разнообразия приложений и сегментов рынка , обслуживаемых устройствами: управление питанием, дисплеи, датчики изображений, гелиотехника, диагностика, автомобильная, космическая и потребительская электроника. Но это интернет вещи, которые дадут прекрасный импульс для движения вперёд к аналоговому и со смешанными сигналами проектированию.

Рис. 1: Tanner S-Edit  Ввод , редактирование и отображение схем , установок и  сигналов  моделирования,  результатов моделирования, параметров модели .     

  При аналоговом и со смешанными сигналами проектировании, разработчики должны быть способны работать в обоих областях деятельности чтобы исследовать варианты.  Чем быстрее проектировщик достигает оптимального решения, тем больше  времени может быть отведено на сложные  случаи. В частности Tanner T-Spice AMS поддерживает Verilog- AMS моделирование, включая нисходящее проектирование сложной со смешанными сигналами ИС, используя при этом высокоуровневое  моделирование , основанное на уравнениях для аналоговых блоков  с характерными цифровыми блоками на поведенческом Verilog описании. Проектировщики могут быстро исследовать архитектуру со смешанными сигналами, затем использовать абстрактные Verilog-AMS модели как исполняемую спецификацию во время детального проектирования отдельных блоков.

Tanner S –Edit редактор схем – это инструмент этапа схемного проектирования с лёгкой в использовании средой проектирования для создания необходимого мульти-представления для каждого элемента в аналоговом/смешанном проектировании.  Поддержка S –Edit для схематических представлений, точно такая же как в SPICE, Verilog, Verilog-A и Verilog-AMS , позволяет проектировщикам легко загружать и менять абстрактные или подробные модели поячеечно. S –Edit импортирует схематику через Open Access или через EDIF от Cadence, Pyxis, Laker, ORCAD иViewDraw с автоматическим преобразованием схематики и свойств для полной интеграции  данных. Используя проверку схематики S –Edit  , проектировщики могут быстро выявить распространенные ошибки, такие как неподключенные цепи, несвязанные контакты и цепи с многократными выходами. Быстрое нахождение ошибки, до запуска моделирования, способствует эффективности и скорости и  очень важно в аналоговом и смешанном проектировании.

Далее следует моделирование проекта с высокой степенью точности.  Это не маленькая задача в проектировании со смешанными сигналами, учитывая увеличивающийся размер и сложность схем и проблему поддержки различных типов транзисторов и поведенческих моделей. Tanner T-Spice моделирование справляется с этими проблемами благодаря широкой поддержке стандартов, доказанной  надежностью на рынке, и высокой производительностью и масштабируемостью. T-Spice предлагает HSPICE и PSpice совместимый синтаксис и поддерживает последние отраслевые модели, включая PSP, BSIM3.3, BSIM4.6, BSIM SOI 4.0, EKV 2.6, MOS 9, PSP, RPI a-Si & Poly-Si TFT, VBIC, и MEXTRAM модели, позволяет простое моделирование совместно  современных и старых проектов с полным спектром моделей полупроводниковых фабрик. T-Spice позволяет проектировщикам точно характеризовать поведение схемы, используя виртуальные измерения данных, анализ Монте-Карло и развертку параметров. Также поддерживает Verilog-A для аналогового поведенческого моделирования, позволяя проектировщикам отлаживать проекты системного уровня прежде, чем сделать полный проект на уровне приборов.

T-Spice также способна к высокоэффективным моделированиям смешанных сигналов, усиливая возможности Mentor Graphics ModelSim цифрового  моделирования. Проектировщики могут загрузить список соединений с комбинациями Verilog, Verilog-A, Verilog-AMS и  SPICE транзисторного уровня. T-Spice автоматически делит список соединений и инициирует кo-моделирование AMS, отправляя любой цифровой блок к ModelSim при обработке любой SPICE или Verilog-A частей проектирования.  T-Spice и ModelSim тогда coвместно моделируют и связываются друг с другом каждый раз, когда сигнал изменений проходит через аналоговую/цифровую границу.

 

Рис. 2: Tanner T-Spice симулятор UI, с описанием схемы, spice списком соединений,  logs симуляции и данными  формы сигнала.

Полные возможности проектирования топологии

Как только схемное проектирование и верификация сделаны, подходит очередь реализации топологии. Проектировщики должны снова сбалансировать конкурирующие приоритеты — специально для аналоговой части проекта. Здесь снова, Tanner обеспечивает оптимальное соединение мощных возможностей, которые просто изучить и использовать, все на платформе PC. Tanner L-Edit IC инструмент топологии - полный иерархический  редактор топологии, комбинирует быстрое отображение и построение топологии для повышения производительности, что позволяет проектировщикам максимизировать эффективность при создании топологии для их проектов. Оптимизированные  инструменты редактирования топологии позволяют редактирование топологии меньшим количеством кликов, чем какой-либо другой редактор.  Встроенные функции  включают объектный моментальный SNAP, инструменты выравнивания, автоматические формирование защитного кольца, сложные логические операции на объектах с полигонами и криволинейными фигурами  и связь между схематикой и топологией.

 

Рисунок 3:  Tanner L-Edit IC, отображающий топологии для 3х проектов.

L –Edit поддерживает параметризованные ячейки, позволяя проектировщикам создать автоматические пользовательские генераторы топологии или использовать DevGen для более лёгкой установки генераторов топологии для наиболее распространенных устройств таких как МОП-ТРАНЗИСТОРЫ, резисторы или конденсаторы. Интерактивная проверка  правил проектирования (DRC)  выводит на экран нарушения в режиме реального времени, в то время как топология редактируется, помогая проектировщикам создать компактные, безошибочные топологии с первого раза. Кроме того, возможность выделения узла допускает высветить всю геометрию соединённую с узлом, чтобы быстро найти и решить проблемы LVS такие как закоротки и обрывы.

L-Edit повышает  производительность проектирования,  поддерживая многочисленных пользователей, работающих над одной и той же топологией. И проектировщики могут использовать предоставленные фабрикой файлы непосредственно, избавляя от необходимости  установки вручную. Все это уменьшает сложность поддержки САПР, обеспечивая  фокусировку проектировщиков в на проекте.

Команды топологии могут максимизировать свою производительность и согласованность со схематикой. S-Edit и L-Edit согласовываются и остаются в синхронизации, включая перекрестное зондирование и автоматическую ECO разметку. Автоматическая ссылка на примитивы, подячейки и параметризованные ячейки экономит время и предотвращает ошибки, в то время как в реальном времени улучшенная ручная трассировка позволяет  получать проекты с быстрой и оптимальной топологией.

Верификация топологии

Инструменты Tanner Verify DRC и LVS  предлагают всестороннее и доступное  решение для  проверки топологии. Средства выполняют аналоговую и со смешанными сигналами проверку ИС (DRC)  и нетлист - экстракцию. Иерархический механизм проверки правил находит нарушения в ячейках, где они происходят, позволяя проектировщику исправить нарушение один раз, вместо того, чтобы сортировать много мультиплицированных нарушений. Средства верификации интегрированы с Tanner L-Edit, позволяя точную локализацию ошибок, быстрые благоприятные исправления и более быструю отладку.

 

Рисунок 4: Tanner L-Edit выводит  на экран правила  проектирования с  высветленим синтаксиса, результаты контроля и  ошибки для определенного нарушения правил.

Моделирование эффектов топологии.

Извлечение паразитных характеристики Соединений становится сложной задачей при уменьшении технологическихразмеров(и более высокой частоты, более низких схемах напряжения). Поскольку размерность тех процесса становится меньшим,толщина увеличивается, чтобы сместить увеличение сопротивления из-за взаимосвязанного уменьшения ширины. Это делает эффекты боковой емкости соединения намного более значительными, чем вертикальная емкость связи. Боковая связь может привести к временным изменениям на соединениях и включения этого в моделирование,.

Tanner Parasitic Extraction – высокопроизводительный инструмент извлечения паразитных характеристик, который предлагается опционно. Инструмент объединён с Tanner L-Edit  для лёгкого и быстрого извлечения паразитных характеристик. Он быстро извлекает готовый к симуляции SPICE нетлист из топологии, включая устройства (MOSFETs, bipolars,и т.д.) и  паразитные характеристики соединений.  Tanner Parasitic Extraction так же извлекает точно, целиком паразитные характеристики для каждого узла, включая вертикальную и боковую ёмкостную связь и сопротивление связяей. И инструмент может упростить сеть  паразитных характеристик RC, не уменьшая точность симуляции до определенной пользователями частоты с помощью  встроенного алгоритма сокращения нетлиста.

 

Рисунок 5: Симуляция кольцевого генератора с  моделированием  паразитных характеристик.

ОПТИМИЗИРОВАННЫЙ ЦИФРОВОЙ ФИЗИЧЕСКИЙ ПРОЕКТ

Аналоговые проектировщики обращаются к проблемам при создании, главным образом, аналоговой схемы, которая также включает некоторые цифровые — так называемые ‘Большая A/маленькая Ц’ проекты.

На концептуальном уровне аналоговые команды разработчиков первоначально сталкиваются  с полным нисходящим проектированием для смешано-сигнальных устройств. Тогда в течение процесса проектирования, они имеют проблемы во многих областях.  Наример, …проблем с внутренним состоянием цифровых схем, или скрытые состояния в цифровой логике. И разработчики часто борются с временным  анализом полной микросхемы ,  если есть большая цифровая секция обработки сигнала. Наконец, когда дело доходит до физической верификации, могут быть проблемы с образованием цифровой логикой  слишком много шума для аналоговой схемы.

Комплект Tanner на этот раз мастерски воплощён, чтобы выявить и разрешить эти проблемы. Аналоговые разработчики, которые используют инструменты для смешанных сигналов, извлекают выгоду из расширенной автоматизации, улучшенной точности, меньших затрат NRE и уменьшенного времени выхода на рынок. Именно поэтому решения Tanner включают полный маршрут  отRTL к  GDS, в частности адаптированные для большого-A/маленького-Ц  рынка AMS. Это - инструмент полного логического синтеза с интегрированной возможностью синтезировать и оптимизировать для площади, питания, синхронизации и  тестируемости (DFT). Tanner Place and Route  - высоко интегрированы с L-Edit, дающим Вам полный контроль над каждым шагом процесса размещения и трассировки. TimeCraft - высокоскоростной  с высокой производительностью статический временной анализатор (STA) для нанометрического диапазона. (И отметьте что динамический временной анализ, используя информацию  посттопологии,  доступен через ModelSim.)

ПОЛНАЯ СБОРКА МИКРОСХЕМЫ

Любой законченный процесс аналогового и со смешанными сигналами проектирования также будет включать полную сборку микросхемы, процесс   размещения главных функциональных 

 

блоков на сборочном кристалле и трассировку высокоуровневых сигналов и шин. 

Рисунок 6:nd supports manual, manulally-assisted, and fully automated routing modes. Схемой управляемая топология в Tanner L-Edit  показывает flylines в реальном времени и  поддержку ручной, наполовину ручной, и полностью автоматизированной трассировки.

Решения полной сборки микросхемы Tanner управляются интерфейсом SDL в S-Edit и L-Edit. Блоки верхнего уровня  разработчики размещают, используя flylines SDL в реальном времени для минимизирования перегрузки маршрутизации. Разработчики также могут очень быстро проверить на проблемы связи используя SDL’s  Short  и Open Checker, который может работать в контексте ячейки и выделить ошибки не  выполняя полный LVS. SDL Route - механизм автоматической трассировки, интегрированный с SDL что ускоряет разработку топологии аналоговых ячеек и маршрутизацию сборки микросхемы верхнего уровня. Инструмент позволяет разработчику фокусироваться на маршрутах, которые требуют ручного мастерства — или для быстродействия или для чувствительных  аналоговых цепей или части цепей. Для всей остающейся схемы SDL Route автоматически трассирует некритические сети,  с различной  определенной пользователем шириной с поддержкой многоканальных межслойных соединений. SDL Route позволяет разработчикам отмечать существующую геометрию как часть определенной цепи,   выделения и разрыва геометрии для достижения намерения разработчика.

ЗАКЛЮЧЕНИЕ

В марте 2015 бизнес-активы Tanner были приобретены Mentor Graphics, который помогает усилить его обширное технологическое лидерство в пользу работы разработчиков над смешано-сигнальными проектами, от ИС до MEMS к устройствам интернет-вещей. Эти разработчики сталкиваются со множеством проблем,связанных большей частью с тем, что ИС продолжают добавлять увеличивающуюся функциональность и возможности, и растут в сложности. Одновременно, бизнес-давление требует от разработчиков сокращения времени выхода на рынок. Комплект  Tanner был создан с нуля, учитывая потребности разработчика в памяти.  В то время как многие провайдеры инструментов EDA предлагают программное обеспечение для создания проектов AMS, они предлагают  высокие цены, или изготовленные на заказ законченные маршруты проектирования требует большого количества манипулирования данными и ручной интеграции. Комплект Tanner может предложить разработчикам AMS целостный и полный комплект инструментов, который обеспечивает производительность, удобство пользования и соотношение цены и производительности, что незаменимо в индустрии.